Halbleiter-Montage- und Testeinrichtungen sind auf standardisierte Träger angewiesen. Ein JEDEC-Tray (gemäß JEDEC-Standard Nr. 95) bietet Kavitätenanordnungen für den Versand, das Backen und automatisches Pick-and-Place von ICs. Allerdings erfüllen nicht alle als "JEDEC" gekennzeichneten Trays unter thermischem Stress oder bei Hochgeschwindigkeitsbearbeitung die gleichen Anforderungen. Hiner-pack hat weltweit über 8 Millionen spritzgegossene Trays an OSATs (Outsourced Semiconductor Assembly and Test) geliefert. Dieser Leitfaden beschreibt neun überprüfbare Parameter für Beschaffungs- und Prozessingenieure.
1. JEDEC-Tray-Familienmatrix: Zuordnung der Kavitätenanordnung zum IC-Gehäuse
Die JEDEC-Tray-Spezifikation definiert die äußeren Abmessungen und Kavitätenlayouts. Häufige Familien:
Typ I: 322mm × 135mm – für QFP, QFN, BGA bis 27×27mm.
Typ II: 322mm × 160mm – breitere Pitch für 35×35mm Gehäuse.
Typ III: 322mm × 210mm – hochdichte Anordnungen für DFN, SON.
Typ IV: 340mm × 250mm – neu aufkommend für Fan-Out-Wafer-Level Packages (FOWLP).
Jede Familie spezifiziert Kavitätenabstand, -tiefe und Eckenradien. Nicht passende Trays verursachen Staus in Magazinladern. Fordern Sie immer die genaue JEDEC-Umrisszeichnung (MO-###) von Ihrem Lieferanten an.
2. Maßtoleranzen: Kritisch für die Automatisierungs-Kompatibilität
Selbst innerhalb einer standardisierten JEDEC-Tray-Größe bestimmen Toleranzen den Erfolg. Überprüfen Sie drei Messungen:
Gesamtlänge/Breite: ±0.2mm max. Abweichungen verursachen Feederfehler in Stapelmagazinen.
Kavitätentaschentiefe: ±0.05mm für Gehäuse ≤1.2mm Dicke. Übermäßige Tiefe ermöglicht das Kippen von ICs.
Eckenradius: R1.0mm bis R2.5mm gemäß JEDEC. Scharfe Ecken erzeugen Partikel.
Hiner-pack verwendet Koordinatenmessmaschinen (CMM) mit 1.2μm Auflösung. Wir stellen mit jeder Charge einen Maßbericht zur Verfügung.
3. Materialwissenschaft: Leitfähige, dissipative und hochtemperaturbeständige Qualitäten
Polystyrol (PS) mit Kohlenstofffüllstoff: Oberflächenwiderstand 10⁵–10⁹ Ω/qm. Max 70°C, für den Versand bei Raumtemperatur.
Polycarbonat (PC): Hält 120°C Backen stand. Widerstand 10⁶–10¹⁰ Ω/qm.
Polyetherimid (PEI) / Ultem: Dauergebrauch bis 180°C. Für Löt-Reflow-Prozesse.
PEEK: 260°C Beständigkeit für bleifreies Löten. Höhere Kosten.
Hiner-pack empfiehlt leitfähiges PC für Back- und Versandzyklen. Wir bieten maßgeschneiderte Mischungen an, um spezifische Oberflächenwiderstände (10⁴ bis 10¹¹ Ω/qm) zu erfüllen.
4. Verzugskontrolle unter thermischem und feuchtem Stress
Eine JEDEC-Tray-Spezifikation geht von einer Ebenheit ≤0.3mm über die gesamte Länge aus. Realbedingungen verursachen Verzug:
Nach 125°C Backen: PC-Trays können sich um 0.5–0.8mm verziehen, wenn sie nicht geglüht werden.
Nach Feuchtigkeitsaufnahme (85°C/85% RH): Nylonbasierte Trays quellen und verändern den Kavitätenabstand.
Lösung: Fordern Sie Verzugdaten gemäß IPC/JEDEC J-STD-020 an. Hiner-pack vorbedingungen Tabletts (backen + Feuchtigkeit) und misst die Ebenheit auf einer Granitplatte. Unsere Tabletts halten ≤0,25 mm Verzug nach 48 Stunden bei 125 °C.
5. Stapel- und Verriegelungsmerkmale für die automatische Handhabung
Gestapelte Tabletts speisen Pick-and-Place-Maschinen. Schlechte Stapelrippen verursachen Staus. Überprüfen Sie auf einem jedec tray:
Höhe der Stapelrippen: 2,0 mm ±0,1 mm, um Kontakt zwischen IC und Deckel zu verhindern.
Verriegelungsstifte und -buchsen: Kegelform mit 0,2 mm Spiel.
Ausrichtungsecken: Abgerundet oder mit Kerben für optische Sensoren.
Die Formen von Hiner-pack enthalten Antirückschlag-Stapelstifte. Ein kürzlich durchgeführter Kundentest zeigte 50.000 Tablettzyklen ohne Fehlfütterung.
6. Sauberkeits- und Partikelgenerierungsstandards
Die Kontrolle der Halbleiterverunreinigung erstreckt sich auf Versandtabletts. Anforderungen für ein jedec tray:
Ionenverunreinigung: ≤0,1 µg/cm² NaCl-Äquivalent gemäß IEST-STD-CC1246.
Ausgasen: Keine silikonbasierten Trennmittel. Nur FDA-konforme Schmierstoffe.
Partikelabwurf: ≤10 Partikel ≥0,5 µm pro Tablett nach 10 Minuten Vibration.
IC-Versandtabletts von Hiner-pack werden in ISO-Klasse 7 Reinräumen (Klasse 10.000) mit ionisiertem Luft Abspülen geformt. Wir stellen ein Analysezertifikat (CoA) für jede Charge zur Verfügung.
7. Häufige Schmerzpunkte in der Branche und Korrekturmaßnahmen
OSAT-Ingenieure berichten von wiederkehrenden Problemen mit jedec tray Produkten von kostengünstigen Lieferanten. Hier sind drei Probleme und deren Lösungen:
Problem: ICs bleiben nach dem Backen in den Kavitäten hängen. Ursache: Entwurfwinkel der Kavität <1°. Lösung: Geben Sie 1,5° bis 2° Entwurf und polierte Kavitätenoberflächen (SPI-A2-Finish) an.
Problem: Tabletts brechen an den Stapel-Ecken während der Autoklavierung. Ursache: Scharfe Radien Stresskonzentration. Lösung: Erhöhen Sie den Eckenradius auf R2,0 mm und verwenden Sie PC mit 20 % Glasfaser.
Problem: Die Abmessungen der Tabletts schrumpfen nach mehreren Reflow-Zyklen. Ursache: Verwendung von PEI unter Tg. Lösung: Upgrade auf PEEK oder die Exposition der Tabletts auf ≤5 Reflow-Zyklen beschränken.
Das Ingenieurteam von Hiner-pack führt eine Fehlermusteranalyse für zurückgegebene Tabletts kostenlos durch und liefert innerhalb von 10 Tagen einen Ursachenbericht.
8. Automatisierungs-Kompatibilität: Schnittstelle zwischen Tablett und Gerät
Über die Abmessungen hinaus muss ein jedec tray mit bestimmten Handhabungsgeräten interagieren. Überprüfen Sie:
Kompatibilität der Magazinabstände: Standardmagazine akzeptieren Tabletts alle 8 mm oder 12 mm. Die Tablettdicke muss 4,0 mm ±0,1 mm betragen.
Standort der Barcode-Tasche: JEDEC spezifiziert einen Bereich von 25 mm × 10 mm am Tablettrand für 2D-Datenmatrixcodes.
Vakuumaufnahmezonen: Glatte Unterseite ohne Auswerferstiftmarkierungen im Kavitätenbereich.
Hiner-pack stellt 3D STEP-Dateien jedes Tabletts für die virtuelle Validierung in Ihrer Gerätesoftware (Fujitsu, Yamaha, Datacon) zur Verfügung.
9. Warum Hiner-pack bei der Herstellung von JEDEC-konformen Tabletts führend ist
Mit 22 Spritzgussmaschinen (80 bis 550 Tonnen) und eigener Werkzeugfertigung produziert Hiner-pack JEDEC-Tablett-Produkte, die die Standardtoleranzen überschreiten. Unsere Vorteile:
Werkzeuggarantie: Alle Formen enthalten austauschbare Kavitäteneinlagen, die die Wiederqualifizierungskosten senken, wenn sich die IC-Dimensionen ändern.
Materialverfolgbarkeit: Losnummern auf jedem Tablett, verbunden mit Rohmaterialzertifikaten.
Schnelle Prototypenerstellung: 3D-gedruckte Mustertabletts in 5 Tagen für Passformtests.
Globale Logistik: Lagerhäuser in Taiwan, China, Malaysia, Mexiko und Deutschland mit Konsignationslagerprogrammen.
Die Tabletts von Hiner-pack werden von ASE, Amkor und JCET für Automobil-, Medizin- und Hochzuverlässigkeits-ICs verwendet.
Häufig gestellte Fragen (FAQ)
Q1: Was ist der Unterschied zwischen einem JEDEC-Tablett und einem Matrix-Tablett?
A1: JEDEC-Tabletts folgen spezifischen dimensionalen Standards (JESD95) für die äußere Größe und den Kavitätenabstand, um die Interoperabilität sicherzustellen. "Matrix-Tablett" ist ein allgemeiner Begriff; viele Matrix-Tabletts sind JEDEC-konform, aber einige nicht. Überprüfen Sie immer das Datenblatt des Lieferanten.
Q2: Kann ein JEDEC-Tablett für ICs mit freiliegendem Die oder Drahtverbindungen verwendet werden?
A2: Nein. Standardsteife Kavitäten können Drahtverbindungen oder Die-Oberflächen beschädigen. Für empfindliche Geräte bietet Hiner-pack maßgeschneiderte übergossene Tabletts mit weichen Silikongel-Einlagen oder Schaumstoffeinlagen an.
Q3: Wie teste ich, ob ein JEDEC-Tablett die Anforderungen an die Feuchtigkeitsempfindlichkeit (MSL) erfüllt?
A3: Fordern Sie MSL-Tests gemäß J-STD-020 an. Das Tablettmaterial muss <0,2% Feuchtigkeit nach 168 Stunden bei 85°C/85% RH aufnehmen. Hiner-pack bietet MSL-1-zertifizierte Tabletts für PC- und PEI-Materialien mit Prüfberichten an.
Q4: Wie lange beträgt die Vorlaufzeit für ein maßgeschneidertes JEDEC-Tablett mit einem neuen Kavitätenmuster?
A4: Für eine neue Spritzgussform: 6–8 Wochen (einschließlich Formflussanalyse und Erstartikelprüfung). Hiner-pack bietet einen beschleunigten Service von 4 Wochen unter Verwendung von Aluminium-Prototypenformen für bis zu 5.000 Tabletts an.
Q5: Sind JEDEC-Tabletts nach der Verwendung recycelbar?
A5: Ja. PS-, PC- und PEI-Tabletts sind mechanisch recycelbar. Hiner-pack betreibt ein Rücknahmeprogramm: Wir mahlen gebrauchte Tabletts zu Regranulat und stellen nicht-kritische Versandtabletts her, wodurch der Abfall auf Deponien um 90% reduziert wird.
Fordern Sie ein JEDEC-Tablett-Musterkit und eine technische Beratung an
Die Auswahl des richtigen JEDEC-Tabletts für Ihr IC-Paket reduziert Handhabungsschäden und verbessert den Automatisierungs-Ertrag. Hiner-pack bietet kostenlose Mustertabletts (bis zu 50 Stück) für Passformtests an Ihren Pick-and-Place-Geräten an. Wir bieten auch dimensionale Prüfberichte, Verformungsdaten und Materialzertifikate an.
Kontaktieren Sie die Halbleiterabteilung von Hiner-pack:
Website: https://www.waferboxes.com/
E-Mail: rainbowzhu@hiner-pack.com
Telefon: +86 755 2322 9236
Bitte senden Sie Ihre IC-Paketdimensionen (Gehäusegröße, Dicke, Pinanzahl), Jahresvolumen und Modell der Handhabungsgeräte. Hiner-pack wird innerhalb von 5 Werktagen mit einem CAD-Zeichnung, Preisen und einem 3D-gedruckten Muster antworten.
